IdentifiantMot de passe
Loading...
Mot de passe oublié ?Je m'inscris ! (gratuit)

Vous êtes nouveau sur Developpez.com ? Créez votre compte ou connectez-vous afin de pouvoir participer !

Vous devez avoir un compte Developpez.com et être connecté pour pouvoir participer aux discussions.

Vous n'avez pas encore de compte Developpez.com ? Créez-en un en quelques instants, c'est entièrement gratuit !

Si vous disposez déjà d'un compte et qu'il est bien activé, connectez-vous à l'aide du formulaire ci-dessous.

Identifiez-vous
Identifiant
Mot de passe
Mot de passe oublié ?
Créer un compte

L'inscription est gratuite et ne vous prendra que quelques instants !

Je m'inscris !

Google veut que RISC-V soit une architecture Android de niveau 1
La présentation de Google au RISC-V Summit promet un support officiel et soigné, une alternative ISA sans frais de licence

Le , par Bruno

14PARTAGES

3  0 
Android, le système d'exploitation développé par Google, prend actuellement en charge plusieurs architectures de jeu d'instructions (ISA) différentes, telles que Arm et x86. La plupart des appareils qui utilisent Android, notamment les smartphones, les tablettes, les téléviseurs et les smartwatches, utilisent des chipsets basés sur Arm. Intel a cessé de produire des processeurs pour les téléphones, et la prise en charge de MIPS a été supprimée dans la révision 17 du NDK. Cependant, un ISA qui fait beaucoup parler de lui est le Reduced Instruction Set Computer V, RISC-V, qui est un ISA libre et ouvert.

Tout le monde est libre de concevoir des puces basées sur cette norme sans payer de licence ou de redevance. Google a annoncé son soutien officiel à cette norme lors de la keynote de la société qui s'est déroulée pendant le RISC-V Summit. Lars Bergstrom, directeur de l'ingénierie d'Android, indique qu’il est possible de télécharger et d’essayer une version très limitée d'Android pour RISC-V dès maintenant, mais qu'elle ne prend pas en charge le Runtime Android (ART) pour les charges de travail Java. Il a dit qu'il s'attend à ce que le support officiel de l'émulateur soit bientôt disponible, et que ART soit disponible au cours du premier trimestre 2023. Il a partagé la diapositive ci-dessous, qui montre que, même s'il reste beaucoup à faire pour faire décoller AOSP sur RISC-V, l'entreprise s'est engagée envers cette architecture.


La meilleure partie de tout cela est que les développeurs n'auront pas à faire grand-chose pour que leurs applications fonctionnent sur les appareils RISC-V. ART "traduit" essentiellement le bytecode en instructions natives du périphérique sur lequel il s'exécute, ce qui revient à le traduire en RISC-V plutôt qu'en Arm. Le code natif est une autre histoire, mais le code Java constitue l'intégralité de la plupart des applications Android.

La puce Titan M2TM qui équipe le Avec les Pixel 6 et Pixel 6 Pro est entièrement conçue et développée par Google. Dans cette puce de nouvelle génération, Google est passé à un processeur RISC-V conçu en interne, avec une vitesse et une mémoire supplémentaires.

Qu'est-ce qu'une architecture ISA ?

Comprendre ce que le jeu d'instructions peut faire et comment le compilateur utilise ces instructions peut aider les développeurs à écrire un code plus efficace. Cela peut également les aider à comprendre la sortie du compilateur, ce qui peut être utile pour le débogage. Arm ouvre l'architecture de son jeu d'instructions pour les cœurs Cortex M.

En permettant aux détenteurs de licences de créer leurs propres instructions personnalisées, les développeurs sont en mesure d'accélérer des charges de travail spécialisées. La famille ISA d'Arm permet aux développeurs d'écrire des logiciels et des microprogrammes conformes aux spécifications d'Arm, en sachant que tout processeur basé sur Arm les exécutera de la même manière.

Une architecture de jeu d'instructions (ISA) fait partie du modèle abstrait d'un ordinateur qui définit comment l'unité centrale est contrôlée par le logiciel. L'ISA agit comme une interface entre le matériel et le logiciel, en spécifiant à la fois ce que le processeur est capable de faire et comment il le fait. L'ISA est le seul moyen par lequel un utilisateur peut interagir avec le matériel. Elle peut être considérée comme le manuel du programmeur car c'est la partie de la machine qui est visible pour le programmeur en langage d'assemblage, le rédacteur du compilateur et le programmeur d'application.

L'ISA définit les types de données pris en charge, les registres, la manière dont le matériel gère la mémoire principale, les caractéristiques clés (telles que la mémoire virtuelle), les instructions qu'un microprocesseur peut exécuter et le modèle d'entrée/sortie de plusieurs implémentations ISA. L'ISA peut être étendue par l'ajout d'instructions ou d'autres capacités, ou par la prise en charge d'adresses et de valeurs de données plus grandes.

L’open source avec RISC-V

Présenté comme le plus prometteur de sa génération, le microprocesseur RISC-V ouvre un horizon des possibles dans la communauté internationale du génie logiciel et hardware. Dans le monde, de nombreuses initiatives sont lancées pour implémenter des machines virtuelles (une machine virtuelle est une "illusion" d’une machine informatique physique) sur ce jeu d’instructions. Consciente du potentiel offert par ce type de processeur, la NASA a annoncé vouloir équiper tous ses futurs modules spatiaux avec RISC-V.

L'European Processor Initiative (EPI) a effectué avec succès en septembre 2021 le premier test de son accélérateur de processeur européen (EPAC) basé sur RISC-V, le présentant comme le premier pas vers du matériel de supercalculateur local. L'EPI, lancé en 2018, vise à accroître l'indépendance de l'industrie européenne des supercalculateurs vis-à-vis des entreprises technologiques étrangères. Au cœur du projet, se trouve l'adoption de l'architecture libre et gratuite du jeu d'instructions RISC-V pour le développement et la production de puces de haute performance à l'intérieur des frontières de l'Europe.


RISC-V est spécial parce que c'est un ISA libre et ouvert, et les fournisseurs qui veulent fabriquer des produits IoT bon marché seront intéressés par l'utilisation de RISC-V pour développer des puces à bas prix. Dans le même temps, les entreprises qui cherchent à réduire leur dépendance vis-à-vis de leurs concurrents ou d'entités étrangères chercheront également sérieusement. Comme dit precedemment, Google utilise déjà l'architecture RISC-V pour sa puce de sécurité Titan M2 dans la série Google Pixel, et qu'Intel propose désormais de fabriquer des puces RISC-V pour les clients commerciaux.

Less dirigeants d'Arm auraient tenté de minimiser la menace que représente RISC-V pour les activités de l'architecte de silicium. S'adressant aux journalistes lors d'un événement presse, Dermot O'Driscoll, vice-président des solutions produits chez Arm, a reconnu que RISC-V était « une certaine concurrence sérieuse » au concepteur de puces britannique. « C'est un marché très excitant en ce moment », a-t-il déclaré. « Cela nous aide tous à nous concentrer et à nous assurer que nous faisons mieux ».

O'Driscoll a ensuite souligné la force de la propriété intellectuelle, des licences, des relations avec les clients et de l'écosystème logiciel d'Arm, probablement dans le but d'attirer l'attention sur l'immaturité relative du RISC-V dans ces domaines. Alors que le RISC-V existe depuis 2010, l'architecture de jeu d'instructions (ISA) libre et ouverte n'a fait que récemment son entrée dans les produits commerciaux, a-t-il souligné.

Lors de la keynote de Google, Lars Bergstrom a déclaré qu'il souhaitait que RISC-V soit considéré comme une « plateforme de niveau 1 » dans Android. Cela correspond à ce qu'Arm est actuellement pour Android, une démarche que certains analystes qualifient d’audacieuse face à ce qui semblait auparavant être un désintérêt total de la part de Google.

Source : Vidéo

Et vous ?

Quel est votre avis sur le sujet ?

Pensez-vous que Google pourra, remplacer ARM par RISC-V dans Android ?

Quelle appréciation faites-vous de RISC-V ?

Voir aussi :

Les dirigeants d'Arm minimiseraient la menace que représente RISC-V, « nous respectons RISC-V mais ce n'est pas un rival dans le centre de données », déclare Arm

Le casse des semi-conducteurs du siècle : ARM China se comporterait comme une société voyou en coupant les ponts avec ARM Holdings, tout en continuant d'exploiter les produits de l'entreprise mère

Les dirigeants d'Arm minimiseraient la menace que représente RISC-V, « nous respectons RISC-V mais ce n'est pas un rival dans le centre de données », déclare Arm

L'UE adopte l'architecture RISC-V sur supercalculateurs, les puces de 22 nm ont passé les premiers tests, en exécutant un programme « hello world »

Une erreur dans cette actualité ? Signalez-le nous !